PLASMA DISPLAY PANEL AND DRIVE METHOD THEREFOR

Publication number: JP2002082648 **Publication date:**

2002-03-22

Inventor:

KANAZAWA GIICHI; HIRAKAWA HITOSHI; TANAKA

SHINSUKE; ASAO SHIGEHARU

Applicant:

FUJITSU HITACHI PLASMA DISPLAY

Classification:

- international:

G09G3/20; G09G3/28; G09G3/288; G09G3/20; G09G3/28; (IPC1-7): G09G3/28; G09G3/20

- European:


Application number: JP20010107624 20010405

Priority number(s): JP20010107624 20010405; JP20000188256 20000622

Report a data error here

Abstract of JP2002082648

PROBLEM TO BE SOLVED: To solve the problem that a display panel of a conventional PDP(Plasma Display Panel) has been onesidedly charged with electricity depending on usage and abnormal discharge has occurred. SOLUTION: In the method for driving a plasma display panel where a plurality of 1st electrodes X and 2nd electrodes Y are arranged alternately and adjacently to each other, and where 3rd electrodes A are formed so as to cross the 1st and 2nd electrodes, after address discharge is performed and before sustained discharge is performed by alternately applying a sustained pulse to the 1st and 2nd electrodes, such a voltage pulse as the 3rd electrode side is turned into a first polarity and also the 1st electrode side is turned into a 2nd polarity is applied to the 1st or 3rd electrode or both of them, and thereby discharge is generated on a discharge cell which has started discharging without applying the voltage pulse for inducing address discharge to the 3rd electrode, and by this discharge, such auxiliary discharge is made to perform, as reduces a wall charge amount so that sustained discharge is not generated.



Data supplied from the esp@cenet database - Worldwide

	<i>-</i>					
	Z*		•			
			•			
•						1
		•				
					,	
						-
	-					
	•					
			•			

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-82648 (P2002-82648A)

(43)公開日 平成14年3月22日(2002, 3, 22)

(51) Int.Cl. ⁷		識別記号	F I	テーマコード(参考)
G09G	3/28		G 0 9 G 3/20	624L 5C080
	3/20	624	3/28	E

審査請求 有 請求項の数10 OL (全 25 頁)

(21) 出願番号	特願2001-107624(P2001-107624)	(71)出演人	599132708
(217年)開発日子	**************************************	(八八四線人	窓到32708 富士通日立プラズマディスプレイ株式会社
(22)出顧日	平成13年4月5日(2001.4.5)		神奈川県川崎市高津区坂戸3丁目2番1号
	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	金澤 養一
(31)優先権主張番号	特膜2000-188256(P2000-188256)		神奈川県川崎市高津区坂戸3丁目2番1号
(32)優先日	平成12年6月22日(2000.6.22)		富士通日立プラズマディスプレイ株式会
(33)優先権主張国	日本(JP)		社内
		(72)発明者	平川仁
			神奈川県川崎市高津区坂戸3丁目2番1号
			富士通日立プラズマディスプレイ株式会
			社内
		(74)代理人	100077517
			弁理士 石田 敬 (外4名)
			最終頁に続く

(54) 【発明の名称】 プラズマディスプレイパネルおよびその駆動方法


(57)【要約】

【課題】 従来のPDPは、使い方によっては表示パネルに電荷が偏って蓄積し、異常放電が発生することがあった。

【解決手段】 第1の電極Xおよび第2の電極Yを交互に隣接させて複数配置し、該第1および第2の電極K交わるように第3の電極Aを形成したプラズマディスプレイパネルの駆動方法において、アドレス放電を実行した後であって該第1および第2の電極に交互に維持パルスを印加して維持放電を行う前に、該第3の電極側を第1の極性とし、且つ、該第1の電極側を第2の極性となるような電圧パルスを該第1または第3の電極にアドレス放電を引き起とす電圧パルスを印加せずとも放電を開始してしまった放電セルにおいて放電を起こし、その放電によって壁電荷量を維持放電が起きないように減少させるような補助放電を行わせるように構成する。

図 17

本発明に係るプラズマティスプレイパネル(POP)の駆動方法の 第1実施例における駆動波形を示す図



【特許請求の範囲】

【請求項1】 第1の電極および第2の電極を交互に隣 接させて複数配置し、該第1および第2の電極に交わる ように第3の電極を形成したプラズマディスプレイバネ ルの駆動方法であって、

1

前記第2の電極と前記第3の電極との間でアドレス放電 を実行した後であって該第1および第2の電極に交互に 維持バルスを印加して維持放電を行う前に、維持放電を 意図しない表示セルに蓄積された壁電荷を維持放電が起 きないような量に減少させる補助放電を行うことを特徴 10 の電極と、 とするプラズマディスプレイバネルの駆動方法。

【請求項2】 請求項1に記載のプラズマディスプレイ バネルの駆動方法において、さらに、

前記第3の電極側を第1の極性とし、前記第2の電極側 を第2の極性として電圧パルスを印加することで選択セ ルに放電を起とし、

前記第1の電極側を該第2の電極に対して第1の極性と し、少なくとも該第2の電極には第1の極性の壁電荷を 形成し、且つ、該第1の電極側には第2の極性の壁電荷 を形成するようにアドレス放電を実行し、

前記第3の電極側を第1の極性とし、且つ、該第1の電 極側を第2の極性となるような電圧パルスを該第1また は第3の電極若しくはその何れにも印加することで、該 第3の電極にアドレス放電を引き起こす電圧バルスを印 加せずとも放電を開始してしまった放電セルにおいて放 電を起こすことを特徴とするプラズマディスプレイバネ ルの駆動方法。

【請求項3】 第1の電極および第2の電極を交互に隣 接させて複数配置し、該第1および第2の電極に交わる ように第3の電極を形成したプラズマディスプレイバネ 30 群の何れか一方のアドレス期間が終了した後において、 ルの駆動方法であって、

前記第2の電極と前記第3の電極との間でアドレス放電 を実行し、

前記第1および第2の電極に交互に維持パルスを印加し て維持放電を行った後に、直前に実施していた維持放電 以上の規模の補助放電を行うことを特徴とするプラズマ ディスプレイバネルの駆動方法。

【請求項4】 第1の電極および第2の電極を交互に隣 接させて複数配置し、該第1および第2の電極に交わる ように第3の電極を形成し、スキャンパルスを印加する 前記第2の電極に対して傾きの緩やかな消去バルスをリ セット時に印加するプラズマディスプレイバネルの駆動 方法であって、

前記消去パルスの最終段階で、前記スキャンパルスと同 等の電圧になるまでパルス電圧を急峻に変化させること を特徴とするプラズマディスプレイパネルの駆動方法。

【請求項5】 複数の第1の電極と、

該各第1の電極と交互に隣接して配置された複数の第2 の電極と、

の第3の電極と、

前記第2の電極と前記第3の電極との間でアドレス放電 を実行させる制御回路とを備え、

前記制御回路は、維持放電を意図しない表示セルに蓄積 された壁電荷を維持放電が起きないような量に減少させ る補助放電を行わせることを特徴とするブラズマディス プレイバネル。

【請求項6】 複数の第1の電極と、

該各第1の電極と交互に隣接して配置された複数の第2

該第1および第2の電極に交わるように配置された複数 の第3の電極と、

前記第2の電極と前記第3の電極との間でアドレス放電 を実行させる制御回路とを備え、

前記制御回路は、直前に実施していた維持放電以上の規 模の補助放電を行わせることを特徴とするプラズマディ スプレイバネル。

【請求項7】 請求項1に記載のプラズマディスプレイ パネルの駆動方法において、さらに、

20 前記第2の電極と前記第3の電極との間にアドレス放電 を実行する際に印加した電圧パルスと同じ極性の電圧パ ルスを印加し、アドレス放電を行わずに維持放電を意図 しない表示セルにおける壁電荷を減少させるさらなる補 助放電を行うことを特徴とするプラズマディスプレイバ ネルの駆動方法。

【請求項8】 請求項1に記載のプラズマディスプレイ パネルの駆動方法において、さらに、

前記第2の電極は、奇数電極群および偶数電極群に時間 的に分かれて駆動され、該奇数電極群または該偶数電極 前記第2の電極にアドレス放電を実行する際に印加した 電圧パルスと同じ極性で、且つ、スキャンパルスの電圧 以上のバルスを印加し、アドレス放電を行わずに維持放 電を意図しない表示セルにおける壁電荷を減少させるさ らなる補助放電を行うことを特徴とするブラズマディス プレイパネルの駆動方法。

【請求項9】 第1の電極および第2の電極を交互に隣 接させて複数配置し、該第1および第2の電極に交わる ように第3の電極を形成したブラズマディスプレイパネ 40 ルの駆動方法であって、

前記第2の電極は、奇数電極群および偶数電極群に時間 的に分かれて駆動され、該奇数電極群または該偶数電極 群の何れか一方のアドレス期間が終了した後の後半アド レス期間において、

アドレス処理を終了した何れかの前記第2の電極の電圧 を、アドレスを実行中における当該第2の電極の非選択 電圧よりも低くすることを特徴とするプラズマディスプ レイパネルの駆動方法。

【請求項10】 第1の電極および第2の電極を交互に 該第1および第2の電極に交わるように配置された複数 50 隣接させて複数配置し、該第1および第2の電極に交わ

るように第3の電極を形成したプラズマディスプレイパネルの駆動方法であって、

前記第1の電極および前記第2の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する偶数電極群間で表示セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成し、さらに、

維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、

維持放電を実行しない側における前記第1の電極および前記第2の電極の電圧の一方もしくは両方の電圧を低く設定することを特徴とするブラズマディスプレイパネルの駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はプラズマディスプレイパネルの駆動技術に関し、特に、ALIS方式のプラズマディスプレイパネルおよびその駆動方法に関する。近年、高精細化および高い開口率が得られるプラズマデ 20ィスプレイパネル(PDP)としてALIS方式(Altermate Lighting of Surfaces Method)のPDPが提供されている。このようなALIS方式のPDPにおいて、例えば、フリッカを避けるために片方のフィールドだけを繰り返して文字等の情報表示を行う場合があるが、このような場合には、表示パネルに電荷が偏って蓄積して異常放電が発生する危険がある。そこで、このような異常放電を防止することができるPDPの駆動技術の提供が要望されている。

[0002]

【従来の技術】図1は本発明が適用されるALIS方式 のブラズマディスプレイパネル(PDP)を従来のブラ ズマディスプレイバネルと比較して示す図であり、図1 (a) は従来のPDP (例えば、VGA:表示ラインが 480本)を示し、図1(b)はALIS方式のPDP (例えば、表示ラインが1024本)を示している。 【0003】図1(a)に示されるように、従来のPD Pは、2本の表示電極を平行に配置し、この電極間で表 示放電を行うため、表示ライン数の2倍の表示電極(維 持電極またはサスティン電極とも呼ぶ)が必要であり、 例えば、表示ラインが480本(VGA)の場合には、 480×2=960本の表示電極が必要であった。一 方、ALIS方式のPDPは、例えば、日本国特許掲載 公報第2801893号(特開平9-160525号公 報)に開示され、図1(b)に示されるように、隣接す る全ての電極間で放電を発生させて表示を行うため、表 示ライン数+1本、例えば、表示ラインが1024本の 場合には、1024+1=1025本の表示電極で済む ことになる。

【0004】すなわち、ALIS方式のPDPでは、従 50 電圧Vsを与え、且つ、偶数のX電極X2, (X4),

4

来と同等の電極数で2倍の精細度を実現することができ、さらに、放電空間を無駄なく使用すると共に、電極等による遮光を最小に留めることによって、高い開口率が可能となり、高輝度を実現することができる。図2はAL1S方式のPDPの表示方法を説明するための図であり、文字「A」を表示する場合の例を示すものである。図2において、X電極X1, X2, …およびY電極Y1, Y2, …は表示電極(サスティン電極)であり、また、A1, A2, …はアドレス電極である。

10 【0005】図2に示されるように、ALIS方式の表示方法は、画像の表示を奇数ラインと偶数ラインに時間的に分割し、例えば、X電極(X1, X2, …)とその下のY電極(Y1, Y2, …)との間の放電による奇数ライン(表示ライン<1>, <3>, <5>, …)の表示、および、Y電極(Y1, Y2, …)とその下のX電極(X2, X3, …)との間の放電による偶数ライン(表示ライン<2>, <4>, <6>, …)の表示を合成して全体画像を表示するもので、例えば、ブラウン管のインタレース走査に似たものとなっている。

【0006】図3はALIS方式のPDPの動作原理を

説明するための図であり、図3(a)は奇数ラインの放 電(表示)時の動作を示し、また、図3(b)は偶数ラ インの放電(表示)時の動作を示している。 図3(a) に示されるように、奇数の表示ライン (表示ライン<1 >、<3>、…)で安定に放電を起こすために、例え ば、奇数のX電極X1, X3, …を接地(例えば、0 ボ ルト)して奇数のY電極Y1、(Y3)、…に対して電 EV sを与え、且つ、偶数のX電極X2、(X4)、… に対して電圧Vsを与えて偶数のY電極Y2, (Y 30 4), …を接地する。これにより、奇数の表示ライン 1>, <3>, …に放電を発生させ、偶数の表示ライン <2>, <4>, …には放電を発生させないようにす る。すなわち、第1番目の表示ライン<1>では、接地 された第1番目のX電極X1と電圧Vsが印加された第 1番目のY電極Y1との間の電圧(∀s)により放電が 生じ、また、第3番目の表示ライン<3>でも、電圧V sが印加された第2番目のX電極X2と接地された第2 番目のY電極Y2との間の電圧(Vs)により放電が生 じる。このとき、第2番目の表示ライン<2>では、電 40 圧Vsが印加された第1番目のY電極Y1と電圧Vsが 印加された第2番目のX電極X2とにより電位差が生じ

【0007】一方、図3(b)に示されるように、偶数の表示ライン(表示ライン<2>、<4>、…)で安定に放電を起とすために、例えば、奇数のX電極X1、X3、…および奇数のY電極Y1、(Y3)、…に対して電圧Vsを与え、日つ、偶数のY需極Y2、(Y4)

ないので放電は起こらず、また、第4番目の表示ライン

<4>でも、接地された第2番目のY電極Y2と接地さ

れた第3番目のX電極X3とにより電位差が生じないの

で放電は起こらない。

…および偶数のY電極Y2, (Y4), …を接地する。 これにより、偶数の表示ライン<2>、<4>、…に放 電を発生させ、奇数の表示ライン<1>、<3>、…に は放電を発生させないようにする。すなわち、第2番目 の表示ライン<2>では、電圧Vsが印加された第1番 目のY電極Y1と接地された第2番目のX電極X2との 間の電圧(Vs)により放電が生じ、また、第4番目の 表示ライン<4>でも、接地された第2番目のY電極Y 2と電圧Vsが印加された第3番目のX電極X3との間 の電圧 (Vs) により放電が生じる。このとき、第1番 10 表示ラインにのみアドレス放電およびサスティン放電が 目の表示ライン<1>では、電圧Vsが印加された第1 番目のX電極X1と電圧Vsが印加された第1番目のY 電極 Y 1 とにより電位差が生じないので放電は起ころ ず、また、第3番目の表示ライン<3>でも、接地され た第2番目のX電極X2と接地された第2番目のY電極 Y2とにより電位差が生じないので放電は起こらない。 【0008】上記の図3(a)に示す奇数ラインの放電 および図3(b)に示す偶数ラインの放電を交互に繰り 返すことにより、奇数ラインの放電および偶数ラインの 放電が合成され全体画像が表示されることになる。図4 はALIS方式のPDPの表示シーケンスの一例を示す 図である。前述したように、ALIS方式のPDPにお いては、全画面の表示は、奇数ラインの表示(放電)と 偶数ラインの表示に分けて行われるため、図4に示され るように、1フレームは、奇数フィールドと偶数フィー ルドに分けられる。とれらの奇数および偶数フィールド は、それぞれ、さらに複数(n個)のサブフィールド (1SF~nSF) に分割される。ここで、各フィール ドを複数のサブフィールドに分割するのは階調表示を行 うために必要であるが、通常、50~300程度の階調 を実現するために8~12個程度のサブフィールド(S F)に分割される。

【0009】各サブフィールド(1SF~nSF)は、 放電セルの状態を初期化するためのリセット期間(図4 では省略:アドレス期間の前にある)、表示データに応 じて点灯セルへの書き込みを行うためのアドレス期間、 および、アドレス期間で選択されたセルによる表示を行 うための表示期間(サスティン期間)に分割される。な お、表示期間では繰り返し放電(維持放電)が行われる が、その回数によって、各サブフィールドの輝度の重み が決定される。

【0010】図5はALIS方式の駆動波形の一例を示 す図(その1:奇数フィールド)であり、図6はALI S方式の駆動波形の一例を示す図(その2:偶数フィー ルド)であり、それぞれ1サブフィールドの駆動波形を 示すものである。図5に示されるように、奇数フィール ドにおける 1 サブフィールドの駆動波形において、リセ ット期間は、全ての隣接するX電極X1, X2. …とY 電極Y1.Y2.…との間に電圧パルスを印加して初期 化放電(リセット放電)を行い、また、アドレス期間

は、Y電極Y1、Y2、…に対して順次選択バルス(ス キャンパルス)を印加し、選択セルに対応するアドレス 電極(A1, A2, …) にアドレスバルスを印加して書 き込み放電(アドレス放電)を実行する。これらリセッ ト放電および書き込み放電を全ての画面に渡って実行し た後、サスティンバルスをX電極とY電極に交互に印加 してサスティン放電(維持放電)を行う。図5は、奇数 ライン(奇数の表示ライン<1>、<3>、…)の表示 を行う奇数フィールドの駆動波形を示しており、奇数の 生じるような工夫がなされている。

6

【0011】図6は、偶数ライン(偶数の表示ライン< 2>,<4>,…)の表示を行う偶数フィールドの駆動 波形を示しており、図5に示す奇数フィールドにおける 駆動波形に対応している。なお、図6では、偶数の表示 ラインにのみアドレス放電およびサスティン放電が生じ るような工夫がなされている。図7は本発明が適用され るALIS方式のPDP(PDP装置)の一例を示すブ ロック回路図である。図7において、参照符号101は 20 制御回路、121は奇数X電極用サスティン回路(PX 1)、122は偶数X電極用サスティン回路(PX 2)、131は奇数Y電極用サスティン回路(PY

1)、132は偶数Y電極用サスティン回路(PY 104はアドレス回路(アドレスドライバ)、1 05は走査回路(スキャンドライバ)、そして、106 は表示パネル (PDP) を示している。

【0012】制御回路101は、外部から供給される表 示データDATAを表示パネル106用のデータに変換 してアドレス回路104に供給し、さらに、外部から供 30 給されるクロックCLK、垂直同期信号VSYNCおよ び水平同期信号HSYNCに従って様々な制御信号を発 生し、各種回路(121, 122, 131, 132, 1 04, 105)を制御する。なお、前述した図5および 図6に示すような電圧波形を各電極に印加するために、 電源回路(図示しない)から、奇数X電極用サスティン 回路121、偶数X電極用サスティン回路122、奇数 Y電極用サスティン回路131、偶数Y電極用サスティ ン回路132、アドレス回路104、および、走査回路 105に対してそれぞれ所定の電圧が供給される。

【0013】図8はALIS方式のPDPにおけるバネ ル構造の一例を示す図である。表示パネル106は、カ ラーおよびモノクロのいずれの場合もあるが、図8はカ ラーの表示パネルを示している。図8に示されるよう に、前面ガラス基板 I 61 には、ITO 膜等の透明電極 1631, 1632, 1633, …および銅等の金属電 極1641, 1642, 1643, …により構成された X電極およびY電極X1, Y1, X2, …が交互に平行 に形成されている。ここで、例えば、X電極X1におい て、金属電極1641は、透明電極1631による電圧 50 低下を低減するために、その透明電極1631の長手方

[0018]

向に沿って設けられている。なお、X電極およびY電極 X1, Y1, X2, …を構成する透明電極1631, 1 632, 1633, …および金属電極1641, 164 2, 1643, …の表面、並びに、前面ガラス基板16 1の内面には、全体に渡って壁電荷保持用の誘電体およ びMgO等の保護膜(図示しない)が設けられている。 【0014】後面ガラス基板162において、前面ガラ ス基板161のMgO保護膜と対向する面には、X電極 およびY電極X1, Y1, X2, …と直交する方向に、 アドレス電極A1, A2, A3, …と、これら各アドレ 10 ス電極を囲む隔壁1650が形成されている。そして、 隔壁1650に囲まれたアドレス電極A1, A2, A 3, …上には、放電により生じた紫外線が入射して各色 (赤色R, 緑色G, 青色B)を発する蛍光体1651, 1652, 1653, …が被着されている。なお、前面 ガラス基板 161のMg〇保護膜(内面)と後面ガラス 基板162の蛍光体(内面)との間の放電空間には、例 えば、Ne+Xe ペニング混合ガスが封入される。

【0015】ととで、前面ガラス基板161における奇 数のX電極X1(X3,X5,…)は、図7に示す奇数 20 し、また、Y電極には、-150 $V <math>\sim$ -200V程度の X電極用サスティン回路121に接続され、偶数のX電 極X2(X4, X6, …)は、偶数X電極用サスティン 回路122に接続され、奇数のY電極Y1 (Y3, Y 5, …)は、走査回路(走査駆動用IC)105を介し て奇数Y電極用サスティン回路131に接続され、そし て、偶数のY電極(Y2,Y4,Y6,…)は、走査回 路105を介して偶数Y電極用サスティン回路132に 接続され、上述したALIS方式の駆動が行われる。

【0016】図9は片フィールド(奇数フィールド)に より固定表示を行っている様子を示す図であり、図10 は図9に示す片フィールドだけによる固定表示の点灯シ ーケンスの一例を示す図である。前述したように、例え ば、ALIS方式のPDPは、図4に示されるように、 奇数ラインと偶数ラインを別なフィールドで点灯して駆 動している。すなわち、ALIS方式のPDPにおける 表示シーケンスは、インタレース表示に類似した表示形 態であるため、1ラインの点灯の場合、例えば、30H zのフリッカが発生する。通常、映像表示であればブラ ウン管と同様にさほど問題とはならないが、PDPを文 字等の情報表示に使用する場合には、フリッカが無いほ 40 うが好ましく、そのような用途においては、表示するラ インを固定し、つまり、常時奇数もしくは偶数のフィー ルドの繰り返しで表示を行う。

【0017】すなわち、ALIS方式のPDPにおい て、解像度は半分でよいがフリッカは避けたいといった 要求がある場合(例えば、文字等の情報表示の場合)に は、例えば、図10に示されるように、片方のフィール ド(例えば、奇数フィールド)だけを繰り返して表示を 行う。との場合、図9からも明らかなように、表示でき るライン数は、全ライン数の半分になる。

【発明が解決しようとする課題】図11~図15はAL IS方式のPDPにおける固定表示の課題を説明するた めの図である。図11~図15において、参照符号16 1は前面ガラス基板を示し、162は後面ガラス基板を 示している。前述したように、例えば、ALIS方式の PDPにおいて、片方のフィールド(例えば、奇数フィ ールド)だけを使用して表示(例えば、文字等の情報表 示)を行う場合、図11に示されるように、アドレス放 電の向きは常時同じ方向となるため、このような駆動

(表示)を繰り返すことにより表示パネル上に図12 (a) に示すような電荷の偏りが発生する。

【0019】すなわち、図11はアドレス放電の様子を 示すものであるが、例えば、アドレス期間の放電は、後 面ガラス基板162に設けられたアドレス電極(A)と 前面ガラス基板161に設けられたY電極間の放電をト リガとして、前面ガラス基板161のX電極とY電極と の間で放電が発生する。このとき、アドレス電極には、 50~80V程度のパルスを表示データに応じて印加 スキャンパルスを印加する。とれにより、アドレス電極 とY電極との間の電圧が放電開始電圧を超えて放電が開 始する。また、X電極には、50~100V程度の電圧 を印加しておくことにより、アドレス電極とY電極間で 発生した放電がX電極とY電極間に広がり、壁電荷の蓄 積によってその放電が収束する。放電によって生じた電 子とイオンは、放電空間内の電界によって移動し、電子 は陽極であるX電極側へ、また、イオンは陰極であるY 電極側へ移動する。アドレス放電後の維持放電では、逆 30 極性でも放電が行われるが、アドレス時のX電極とY電 極間の電位差である200V程度に対してより低い15 0~180V程度の電圧により維持放電を実施するた め、アドレス時に移動した電荷を完全に戻すことはでき ない。

【0020】上記の動作を繰り返すことにより、例え ば、電子は、図12(a)における左側(表示パネルの 上側)に移動し、また、電子が取り去られた右側(表示 バネルの下側)は、イオンが過剰な状態となる。このよ うな現象の詳細は十分解明されていないが、イオンに比 べて電子の移動度が大きいことも要因と考えられてい

【0021】そして、上記の表示動作が繰り返し行われ て堆積した電荷量がある程度以上になると、図12 (b) に示されるように、X電極とY電極の対を越えた かなりの距離で大規模な異常放電が発生することがあ る。このような異常放電は、その後の正常な動作を阻害 したり、大電流により絶縁膜を破壊して回路を損傷する こともあり得る。

【0022】また、図13に示されるように、偏りが生 50 じた電荷が、後面ガラス基板162のアドレス電極

[0027]

(A) 側に蓄積される場合や前面ガラス基板161のサ スティン電極 (X電極, Y電極) 側に蓄積される場合も ある。そのような状態は、駆動シーケンス上の時間によ っても異なるが、例えば、前述した図5に示す駆動波形 の場合、サスティン期間中のアドレス電極は常にOVで あるため、サスティン期間終了時点では、アドレス電極 側に偏ったブラス電荷が保持される。この場合、次のサ ブフィールドでアドレス放電を実行(実施)する際に、 アドレス電極側の印加電圧に重畳される形で壁電荷が作 用するため、アドレス放電が巨大化する場合がある。正 10 が起きないような量に減少させる補助放電を行うように 常なアドレス放電に比べて、大きな放電の場合には、隣 接セルへの書き込みを行ってしまう等の表示異常を引き 起とすととにもなる。

【0023】さらに、図14に示されるように、隣接す るセルを仕切るための障壁(隔壁)に欠陥があると、異 常放電を引き起とす場合がある。図14において、参照 符号165は蛍光体(R165I, G1652, B16 53)を示し、1650は隔壁を示す。また、図15 (a) および図15 (b) は、この異常放電が生じる様 子を示している。

【0024】図14における中央のセルCE2でアドレ ス放電を行い、且つ、その両側に隣接するセルCEl, CE3がオフ状態(つまり、アドレス放電を実施しな い)場合、隔壁1650に欠陥Fがあると、例えば、ア ドレス放電が行われたセルCE2とその右隣のセルCE 3との空間が結合することになって、セルCE2のアド レス放電により生じた電荷が隣接セルCE3へ移動して 放電させてしまうことがある。この現象は、例えば、隔 壁1650の欠陥Fが5μm程度の隙間であっても起こ アドレス放電が巨大化した場合には、より僅かな隙間で あっても隣接セルの放電を引き起こす。なお、前面ガラ ス基板161と後面ガラス基板162との空隙は、例え ば、100~150μm程度である。

【0025】その結果、例えば、図15(a)に示され るような選択セルでの正常なアドレス放電を行った後、 さらに、図15(b)に示されるような隣接セルからの 電荷もれによる誤放電が引き続いて生じることになる。 ここで、図15(a)は、アドレス電極A2と維持電極 (X電極X2, Y電極Y2) により構成されるセルCE 40 2を示し、図15(b)は、アドレス電極A3と維持電 極(X2, Y2)により構成されるセルCE3を示して いる。

【0026】本発明は、上述した従来のプラズマディス ブレイバネルの駆動技術が有する課題に鑑み、表示バネ ル上における偏った電荷の蓄積を無くして異常放電を防 止することを目的とする。さらに、本発明は、アドレス 期間において、アドレスパルスが印加されなくとも消去 パルスのみで放電を開始するようなミスアドレスを防止 するととを目的とする。

【課題を解決するための手段】本発明の第1の形態のブ ラズマディスプレイパネルの駆動方法は、第1の電極お よび第2の電極を交互に隣接させて複数配置し、該第1 および第2の電極に交わるように第3の電極を形成す る。さらに、第2の電極と第3の電極との間でアドレス 放電を実行した後であって該第1および第2の電極に交 互に維持バルスを印加して維持放電を行う前に、維持放 電を意図しない表示セルに蓄積された壁電荷を維持放電 なっている。

10

【0028】本発明の第2の形態のプラズマディスプレ イバネルの駆動方法は、第1の電極および第2の電極を 交互に隣接させて複数配置し、該第1 および第2 の電極 に交わるように第3の電極を形成する。さらに、第2の 電極と第3の電極との間でアドレス放電を実行し、第1 および第2の電極に交互に維持パルスを印加して維持放 電を行った後に、直前に実施していた維持放電以上の規 模の補助放電を行うようになっている。

【0029】本発明の第3の形態のプラズマディスプレ 20 イバネルの駆動方法は、第1の電極および第2の電極を 交互に隣接させて複数配置し、該第1および第2の電極 に交わるように第3の電極を形成し、スキャンパルスを 印加する前記第2の電極に対して傾きの緩やかな消去バ ルスをリセット時に印加する。さらに、消去パルスの最 終段階で、スキャンバルスと同等の電圧になるまでパル ス電圧を急峻に変化させるようになっている。

【0030】本発明の第4の形態のプラズマディスプレ イパネルは、複数の第1の電極と、該各第1の電極と交 ることがあり、上述したような偏った電荷の蓄積により 30 互に隣接して配置された複数の第2の電極と、第1およ び第2の電極に交わるように配置された複数の第3の電 極と、第2の電極と第3の電極との間でアドレス放電を 実行させる制御回路とを備える。この制御回路は、維持 放電を意図しない表示セルに蓄積された壁電荷を維持放 電が起きないような量に減少させる補助放電を行わせる ようになっている。

> 【0031】本発明の第5の形態のプラズマディスプレ イパネルは、複数の第1の電極と、該各第1の電極と交 互に隣接して配置された複数の第2の電極と、第1およ び第2の電極に交わるように配置された複数の第3の電 極と、第2の電極と第3の電極との間でアドレス放電を 実行させる制御回路とを備える。この制御回路は、直前 に実施していた維持放電以上の規模の補助放電を行わせ るようになっている。

【0032】本発明の第6の形態のプラズマディスプレ イパネルは、第1の電極および第2の電極を交互に隣接 させて複数配置し、該第1および第2の電極に交わるよ ろに第3の電極を形成する。第2の電極は、奇数電極群 および偶数電極群に時間的に分かれて駆動され、該奇数 50 電極群または該偶数電極群の何れか一方のアドレス期間

が終了した後の後半アドレス期間において、アドレス処理を終了した何れかの前記第2の電極の電圧を、アドレスを実行中における当該第2の電極の非選択電圧よりも低くする。

【0033】本発明の第7の形態のブラズマディスプレイバネルは、第1の電極および第2の電極を交互に隣接させて複数配置し、該第1および第2の電極に交わるように第3の電極を形成する。第1の電極および第2の電極は、奇数電極群および偶数電極群に分離され、該隣接する奇数電極群間および該隣接する奇数電極群間で表示 10セルを構成し、或いは、該隣接する奇数電極群と偶数電極群との間で表示セルを構成する。さらに、維持放電期間における初期の複数回の放電を、前記各奇数電極または前記各偶数電極で時間的に分離して実行し、維持放電を実行しない側における前記第1の電極および前記第2の電極の電圧の一方もしくは両方の電圧を低く設定する。

【0034】すなわち、本発明の第1の形態は、例え ば、3電極面放電型のブラズマディスブレイバネルにお いて、第2の電極と第3の電極との間でアドレス放電を 実行した後に第1の電極と第3の電極間で放電を起とす ことで、アドレス放電を行ってないが隣接セルの影響を 受けて放電してしまったセルの壁電荷を維持放電が起き ないような量までに減少させることができるため、誤表 示を回避することができる。また、本発明の第2の形態 は、維持放電が終了した後に、第1の電極と第2の電極 間を主体とした比較的規模の大きな維持放電を実施する ため、主にアドレス電極側に蓄積した電荷を消去し、そ れ以降の動作に与える悪影響を回避することができる。 【0035】本発明の第1、第2、第4および第5の形 30 態によれば、電荷の偏った蓄積による異常放電を回避す ることができる。また、本発明の第3の形態によれば、 アドレス期間において、アドレスパルスが印加されなく とも消去バルスのみで放電を開始するようなミスアドレ スを防止することができる。本発明の第6の形態によれ ば、前半でアドレス放電を行ったセルのY電極上には正 極性の壁電荷が存在し、この正極性の壁電荷が後半アド レス期間において隣接セルの放電の影響で消滅しないよ

【0036】本発明の第7の形態によれば、維持放電期間の初期段階(前処理期間)において、各奇数電極または各偶数電極で時間的に分離して実行され、維持放電を実行しない側における第1の電極および第2の電極の電圧の一方もしくは両方の電圧が低く設定される。これにより、奇数電極のセルと偶数電極のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくし、また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セル

うにすることができる。

が点灯してしまうことが無いような状態を作り出すよう になっている。

[0037]

【発明の実施の形態】以下、本発明に係るプラズマディスプレイパネル(PDP)の駆動方法の各実施例を図面を参照して詳述する。まず、本発明のPDPの駆動方法の第1実施例における駆動波形を従来のPDPの駆動方法における駆動波形と比較して説明する。

【0038】図16は従来のPDPの駆動方法における 駆動波形の一例を示す図であり、図17は本発明に係る PDPの駆動方法の第1実施例における駆動波形を示す 図である。図16および図17において、参照符号Aは アドレス電極(A2)に印加する波形を示し、XはX電 極(X2)に印加する波形を示し、そして、YはY電極 (Y2)に印加する波形を示している。

【0039】図16と図17との比較から明らかなよう に、本第1実施例では、アドレス期間終了後でサスティ ン放電を開始する前(サスティン期間前)に、アドレス 電極 (A: A2) およびX電極 (X: X2) に対して追 - 20 加パルスP1,P2を印加し、誤放電が生じたセルの壁 電荷を補助放電によって消滅させるようになっている。 【0040】すなわち、図17に示されるように、本第 1実施例では、アドレス期間(アドレス放電期間)とサ スティン期間(サスティン放電期間)との間の追加バル ス期間において、アドレス電極に対して正極性のパルス Pl(ととでは、回路の簡素化のためにアドレスパルス と同じ電圧(例えば、50V)としている)を印加し、 X電極に負極性のパルス(例えば、−50V)を印加す る。このようなパルス(追加パルス)を印加すること で、誤放電してしまったセルにのみ補助放電を起こすと とができる。

【0041】図18は図17に示すPDPの駆動方法の助作を説明するための図である。ことで、図18(a)は前述した図15(a)の正常なアドレス放電を行った後に図17に示す追加バルスを印加した直後の状態を示し、図18(b)は追加バルスの印加による動作を説明するための図である。図18(a)に示されるように、正常なアドレス放電を行ったセル(CE2)は、そのアドレス放電によりアドレス電極(A2)側に負の壁電荷が形成されているため、放電を起こすことは無い。一方、前述した図15(b)に示されるように、隣接セル(CE2)からの影響でアドレス期間で放電してしまったセル(CE3)は、その放電時のアドレス電極は非選択電位である0VであるためX電極(X2)とY電極(Y2)との間で放電しても、比較的電荷を形成していない状態となっている。

いるときには他方の電圧を低減して影響を受けにくく 【0042】そこで、本第1実施例では、図17起よび し、また、一方のセルが点灯で他方のセルが消灯の場合 図18(b)に示されるように、アドレス電極(A2)には、一方の点灯セルが放電している時に他方の消灯セ に対して正極性のパルスP1(例えば、50V)を印加 ルの一部を巻き込んで放電させ、それ以降は、消灯セル 50 すると共に、X電極(X2)に対して正極性のパルスP

2) とX電極 (X2) との間で放電を開始する。放電開 始後、壁電荷の形成が進むにつれて放電が収束するが、

至るところに存在し、その表面積の合計はMgO面に比 べて大きなものとなっている。そして、この至るところ に空洞が存在する蛍光体165に電子やイオン等の荷電 粒子が潜り込み付着すると、その荷電粒子は、微弱なり セット放電やサスティン放電の影響等では取り除くこと ができず、堆積した結果として、巨大な放電を引き起こ

14

X電極(X2)とY電極(Y2)との間の電位差が50 V程度であるため、この放電は正常な維持放電に比べて 直ぐに収束し、且つ、形成される壁電荷も微量となる。 すととになる。 【0043】そして、との微量の壁電荷では、次に維持 パルスが印加されても維持放電を開始することは無いた め、消灯状態が実現できる。なお、X電極に印加する負 極性のパルスP2の電圧値は、大きすぎると正常なアド 10 レス放電を実施したセルでも放電を起こして電荷を消去 してしまう可能性があるため、適切な値とする必要があ り、本第1実施例では-50V程度が限界であった。ま た、本第1実施例の効果が現れる負極性のバルスP2の

【0047】そとで、上記の荷電粒子を取り除くように した実施例を次に説明する。図20は本発明に係るPD Pの駆動方法の第3実施例における駆動波形を示す図で ある。図20と図16との比較から明らかなように、本 第3実施例は、通常の維持放電期間(サスティン期間) が終了した後、Y電極(Y2)に対してスキャンパルス と同等の電圧(例えば、-150 V程度)の負極性のバ ルスP5を印加し、アドレス電極(A2)には、アドレ スパルスと同等の電圧(例えば、50V程度)の正極性 のパルスP4を印加する。これらの追加パルスP4、P 5は、Y電極の正極性のサスティンパルスで放電した後 に挿入されるので、X電極とY電極間の放電と共にアド レス電極とY電極との間の放電を併発することになり、 大きな放電(補助放電)が起きてアドレス電極側に堆積 した正電荷を取り去ることが可能となる。

【0044】図19は本発明に係るPDPの駆動方法の 第2 実施例における駆動波形を示す図である。上述した 図17に示す第1実施例ではY電極(Y2)の電圧が0 Vであるが、図18 (a) および図18 (b) に示され るように、Y電極(Y2)上には正の電荷が存在するた 20 め、正常にアドレス放電したセル(CE2)において、 X電極(X2)に負の電圧を印加した場合、X電極(X 2) とY電極(Y2) との間で放電を開始して、アドレ ス放電により形成した壁電荷を消滅させる場合が考えら れる。そとで、本第2実施例では、とのような壁電荷の 消滅を防止するために、Y電極(Y2)に対しても負極 性のパルスP3を印加するようになっている。なお、大 きめの負極性パルスをX電極に印加しても正常なアドレ ス放電を実施したセルへの悪影響を回避して、本発明の 効果をより一層引き出すことができた。実験において は、Y電極に印加する負極性のバルス(P3)の電圧 は、アドレス期間中のY電極の非選択電位と同等(例え ば、-50V)とした。

最小値は、-30V程度であった。

【0048】図21は本発明に係るPDPの駆動方法の 第4実施例における駆動波形を示す図である。図21と 図20との比較から明らかなように、本第4実施例は、 上述した第3実施例に対して、サスティン期間の終了後 の追加バルス期間において、X電極(X2)に対しても 正極性のパルスP6を印加するようになっている。これ により、追加バルス期間でより一層大きな放電(補助放 30 電)を引き起として、アドレス電極側に堆積した電荷を より一層効果的に除去するようになっている。なお、X 電極に加える追加パルスP6の電圧としては、例えば、 アドレス期間に印加するX電極の電圧と同じ電圧(例え ば、50V程度)とすることができる。

【0045】上述した第1および第2の実施例は、アド レス期間では誤放電の発生を防止することはできない が、サスティン期間に入る前に誤放電したセルの壁電荷 を消滅させることで、余剰点灯を防ぐことができる。次 に、アドレス期間の余剰点灯そのものを防止する方法に 関する実施例について説明する。

【0049】図22は本発明に係るPDPの駆動方法の 第5実施例における駆動波形を示す図である。上述した 図20の第3実施例および図21の第4実施例は、アド レス電極(A2)に対して追加パルスP4を印加するた め、その時のアドレス電極(A2)とY電極(Y2)と 40 の間の電圧によっては消灯していた全てのセルで放電が 生じることがある。

【0046】前述した図11~図14に示されるよう に、アドレス放電の巨大化は、常に一定の方向でアドレ ス放電を行う場合、電荷が一定方向に偏って形成されて しまうために生じる現象であり、特に、図13および図 14に示されるように、正電荷がアドレス電極側に形成 された場合に発生し易い。アドレス電極(A)側には蛍 光体165があり、サスティン電極(X電極およびY電 極)側のMg〇膜(保護膜)と異なって、蛍光体165 はその材料により様々な形をした数μmの粒子である。 すなわち、蛍光体165は、数μmの粒子が幾重にも重 なって10ミクロン前後の膜となっているため、空洞も

【0050】ところで、アドレス電極に印加する追加バ ルスP4をアドレス期間におけるアドレスパルスと同じ 電圧(例えば、50V程度)とし、且つ、Y電極(Y 2) に印加する追加バルスP5をスキャンバルスと同じ 電圧(例えば、-150V程度)とした場合には、全て のセルで確実に放電が生じる。すなわち、消灯画面(黒 表示)であったとしても、全セルで放電するため、黒の 輝度が上昇してコントラストを低下させることになる。 【 0 0 5 1 】そとで、本第 5 実施例は、図 2 2 に示され

る。これにより、ある程度大規模な放電が生じて壁電荷 の中和が行われ、ミスアドレスを回避することができ

るように、アドレス電極(A2)に対する追加パルスP 4 を印加せずに、X電極(X2) およびY電極(Y2) に対して追加パルスP6およびP5を印加し、X電極と Y電極間でのみ強放電を実施するようになっている。本 第5実施例の場合にも、例えば、第4実施例程では無い にしても、追加バルス期間での補助放電により、アドレ ス電極側に堆積した電荷を除去して異常放電を防止する 効果は得られる。

【0056】具体的に、例えば、消去バルスの終了時に おける急峻に印加する追加バルスP7の電圧変化分は、 例えば、5~10V程度であり、また、追加パルスP7 を印加する時間としては、例えば、1~5μ 8程度とし ても効果が確認された。上述した消去パルスの終了時に 印加する追加パルスP7の条件は、セル構造やアドレス 期間およびサスティン期間での電圧の加え方等により異 なるものであり、それに応じて様々に変化させることが できる。

【0052】上述した本発明の第3実施例~第5実施例 の駆動方法(追加バルス)は、全てのサブフィールドで 10 実施しても良いが、先に示すようにコントラストの低下 を招くため、例えば、1フィールドに1回だけ実施する ようにしても効果がある。以上の説明においては、本発 明の適用を主としてALIS方式のPDP(特に、奇数 ラインの表示)を例として説明したが、本発明は、AL IS方式のPDPに限られるものではなく、放電が行わ れるセルのピッチが短くて隣接(例えば、上下隣接)す るセル間で電荷の移動が起こり易いようなPDPに対し ても幅広く適用することができる。

【0057】このように、本第6実施例によれば、リセ ット動作(消去放電)を確実に行わせることにより、ア ドレス期間において、アドレスパルスが印加されなくと も消去バルスのみで放電を開始するようなミスアドレス。 を防止することができる。 図25は本発明に係るPDP の駆動方法の第7実施例における駆動波形を示す図であ り、図26は図25に示すPDPの駆動方法の動作を説

【0053】図23は従来のPDPの駆動方法における 20 明するための図である。 駆動波形の他の例を示す図であり、図24を参照して後 述する実施例に対応する従来例を示すものである。 図2 3に示す従来例において特徴的な点は、リセットのパル ス形状にある。すなわち、リセットバルスとして傾きの 緩やかなバルスを印加し、全てのセルに渡って書き込み 放電を実施し、その後、同様に傾きの緩やかな消去バル スを印加して壁電荷の消去を行う方法である。この特徴 は、バルスの傾きが緩やかなので放電強度が非常に小さ くて発光量も小さくなり、そのため、全セルで、全ての サプフィールドにおけるリセット(書き込み/消去)放 30 電を実行しても、その輝度は僅かなために暗室コントラ ストを低下させることが無く、その結果、安定動作と高 い表示品質を得ることができる。なお、この駆動技術の 詳細は、例えば、日本国特開平10-170825号公 報に開示されている。

【0058】本第7実施例は、スキャンパルスの印加電 圧を-150V程度から100V以下(例えば、-80 V程度)に抑えるために、リセット電圧(Vw)を高く 印加してリセット放電終了時、つまりアドレス期間の開 始前にアドレスパルスやスキャンパルスに重畳される壁 電荷を残留させる方式での実施例である。図26 (a) はリセット期間終了時の壁電荷の状態を示し、X電極

【0054】しかしながら、この消去波形は傾きが緩や かなため、放電の規模が小さくなり、そのため、セル内 の全てに渡って壁電荷の消去が不十分になるという問題 がある。すなわち、X電極(X)やY電極(Y)、さら には、アドレス電極(A)の真上の蛍光体部分は十分な 40 灯(アドレス放電を行わない)状態であれば図26 消去が可能であるとしても、障壁(隔壁)の側面の蛍光 体部分等は壁電荷が付着しても十分消去することができ ず、その結果、アドレス期間において、アドレスパルス が印加されなくとも消去バルスのみで放電を開始してし まうといった課題があった。

(X1, X2, X3)側およびアドレス電極(A2)側 には正極性の壁電荷を残留させ、Y電極(Y1,Y2, Y3)側には負極性の壁電荷を残留させている。そのた め、前述した図5および図6を参照して説明した駆動方 式よりも低い電圧でアドレス放電が可能となる。

【0055】図24は本発明に係るPDPの駆動方法の 第6実施例における駆動波形を示す図である。本第6実 施例では、図24に示されるように、消去パルスの終了 時にスキャンバルスと同じ電圧(例えば、-150V程 度)の追加パルスP7を数マイクロ秒の短時間印加す

【0059】具体的に、例えば、アドレスパルスの電圧 が50V、X電極電圧が130V、Y電極に印加するス キャンパルスの電圧が-80Vであり、アドレス電極と **Y電極間に200V以上必要であった印加電圧を130** V程度に抑えるようになっている。図26(b)は電極 X1-Y1および電極X3-Y3のセルがアドレス放電 を実施した後の状態を示し、電極X2-Y2のセルが消

(b) のようにリセット放電時に形成した壁電荷がその まま残留してしまう。そして、このまま維持放電に突入 すると、消灯セルでも或る程度の壁電荷が存在するため 隣接する点灯セルからの種火効果(ブライミング効果) で放電を開始してしまう場合があった。

【0060】そとで、本第7実施例では、図25に示さ れるように、維持放電期間に入る前の追加バルス期間に おいて、アドレス電極にアドレスパルスと同じ電圧(例 えば、50 V) のパルスを印加すると共にY電極にスキ 50 ャンパルスと同じ電圧(例えば、-80V)のパルスを

残留させるリセット処理を実施している。

印加して、アドレス電極とY電極間で放電を実施し、図26(c)に示すように消灯セルの壁電荷を消去する。 この処置によって、図26(d)に示されるように、維持放電期間において消灯セルが点灯してしまうことを防ぐことができる。

【0061】とこで、追加パルス期間としては、例えば、10~20μs程度の期間で良い。なお、図25における追加パルス期間では、X電極の電圧を0Vとしているために、アドレス電極とY電極間で放電が起きてもX電極間とY電極間の壁電荷は少量となる。さらに、追 10加パルス期間で印加する電圧は、以上のような目的を達成できる値であればアドレスパルスおよびスキャンパルスの電圧と同じでなくとも良いのはもちろんである。

【0062】図27は本発明に係るPDPの駆動方法の第8実施例における駆動波形を示す図である。上述した図25の第7実施例では、アドレス期間終了後の消灯セルの壁電荷をアドレス電極とY電極間の放電によって処理(低減)したが、本第8実施例では、X電極とY電極間の放電によって処理するようになっている。

【0083】すなわち、図27に示されるように、本第 208実施例は、アドレス期間と維持放電期間の間の追加バルス期間において、X電極に対してアドレス期間のX電極の印加電圧よりも高い電圧(例えば、維持放電バルスと同じ電圧:150V)を印加し、Y電極にはスキャンパルスと同じ電圧(例えば、-80V)で傾きの緩やかなバルス(例えば、-1V/μsec.の傾きのバルス)を印加する。

【0064】この傾きの緩やかなパルス印加による微弱放電によって消灯セルのX電極およびY電極極間の壁電荷が消滅し、維持放電期間に誤って点灯するのを防止す 30 る。ここで、追加パルス期間としては、例えば、80~90 µs 程度の期間となる。また、本第8実施例も上述した第7実施例と同様に、追加パルス期間で印加する電圧は、以上のような目的を達成できる値であれば維持放電パルスおよびスキャンパルスの電圧と同じでなくとも良い。

【0065】図28は本発明に係るPDPの駆動方法の第9実施例における駆動波形を示す図である。図25 および図27と図28との比較から明らかなように、本第9実施例においては、新たに追加パルス期間を設けて消40灯セルの壁電荷を専用のパルスで消去するのではなく、維持放電期間において維持放電を行いながら消灯セルの壁電荷を消滅させるようになっている。なお、本第9実施例(図28)では、維持放電パルスに必要な電圧を1/2ずつX電極とY電極から交互に印加する形態、すなわち、例えば、X電極およびY電極に対して0Vと160Vを印加するのではなく、80Vと-80Vを印加して駆動する場合を説明している。また、本第9実施例においても、上述した第7および第8実施例と同様に、アドレス放電に必要な呼が属圧を低減するための軽電荷を

【0066】図28において、期間T1および期間T2では、電極X1-Y1間に正および負の1/2の電圧 (-80 Vおよび80 V)を印加して放電を行う。次に、期間T3において、電極X2-Y2間のセルが維持放電を行うが、その時、電極X1の電圧を $+1/2\cdot V$ sよりも低いV1(例えば、80 Vよりも20 ~ 30 V程度低い50 ~ 60 V)としている。同様に期間T4,T5,T7 においても低い電圧としている。

18

【0067】本第9実施例の基本的な考え方は、維持放電期間の初期段階(前処理期間)において、電極X1-Y1のセルと電極X2-Y2のセルの放電タイミングを分離して、両者が点灯セルの場合、一方が放電しているときには他方の電圧を低減して影響を受けにくくするものである。また、一方のセルが点灯で他方のセルが消灯の場合には、一方の点灯セルが放電している時に他方の消灯セルの一部を巻き込んで放電させ、それ以降は、消灯セルが点灯してしまうことが無いような状態を作り出すというものである。

【0068】以上の様子を図28の時間軸に沿って説明する。まず、期間T1および期間T2は、電極X1-Y1間のセルの放電を実行するが、電極X2-Y2間のセルは点灯セルであっても放電を行わずに待機状態とする。この時、アドレス放電直後の放電は小規模であって隣接セルまで拡散しないため、電極X2およびY2に逃げの電圧をつくらなくとも良い。

【0069】期間T3では、電極X2-Y2間のセルが 維持放電を開始するが、との時、電極XI-Y1間のセ ルが消灯セルであった場合、X電極側には、リセット時 な形成された正極性の壁電荷が存在する。従って、電極 X1の電圧が高いと、電極X2に対して電極Y2とそれ に隣接する電極X1が大きな陽極として見えてしまい、 電極X1も巻き込んで放電し、電極X1にも負電荷(電 子)を大量に形成し、それ以降の維持放電パルスで維持 放電を引き起こすようになってしまう。なお、図28で は、XY電極が4本しか記載されていないが、電極Y2 の下は電極X1と同じ動きをする電極X3が存在する。 【0070】そのため、本第9実施例では、電極X1の 電圧を低く(V1:例えば、50~60V)設定してお り、これにより、電極X1を巻き込んだ大規模な放電は 発生しない。むしろ、適度な負電荷(電子)の飛来によ って、電極X1上の正極性の壁電荷を消滅させる方向に 作用する。次に、期間T4では、電極X1-Y1間のセ ルが3回目の維持放電を行う。その時、電極X2の電圧 をプラス方向に下げ(V3:例えば、-50~-60 V) て、電極Y1とX2間の放電を回避するようになっ ている。

て駆動する場合を説明している。また、本第9実施例に 【0071】期間T5では、電極Y1の電圧を、期間T おいても、上述した第7および第8実施例と同様に、ア 7では電極Y2の電圧を下げ(V2,V4:例えば、5 ドレス放電に必要な印加電圧を低減するための壁電荷を 50 0~60V)ている。これは、電極Y1またはY2のセ ルが消灯セルであった場合、リセット期間でY電極上に

形成された負の壁電荷が存在するため、それを消去する

ためである。具体的に、期間T5について電極X1-Y

1間のセルが消灯状態にあり、電極Y1上にリセット期

間で形成された負の壁電荷が存在する場合、電極Y1の電圧を負の方向に下げる(V2)ととにより電極X2-Y1間でも微弱な放電を発生させる。この時、電極Y1 側には微弱な正壁電荷が形成されるが、それ以降の放電は開始しないような値となっている。なお、期間T7の動作に関しても同様である。

【0072】以上において、本第9実施例では、電圧V1~V4は電源回路で生成された適切な出力電圧を使用するが、これらの電圧V1~V4は専用の電圧発生回路の出力ではなく、図28に示すような出力回路をハイインピーダンス状態とすることにより得られる電圧を使用することもできる。図29は図28に示すPDPの駆動方法における電圧発生回路の一構成例を示す図であり、図28の期間T3における電圧V1に注目したものである。

【0073】まず、図28の期間T2において、スイッ チS♥1およびS♥4をオンしてスイッチS♥2および SW3をオフし、電極X1に電圧Vsを印加すると共に 電極Y1に-Vsを印加して、電極X1-Y1間のセル に2回目の維持放電を行う。その後、図28の期間T2 において、スイッチSW1をオフとして電極X1側の出 力回路をハイインピーダンス状態とする。ここで、電極 X1-Y1間のセルには容量Cpが有り、また、スイッ チSW1, SW2にも容量C1, C2が存在し、さら に、電極X1と接地(GND)間にも容量C5が考えら れる。 とれらの容量 Cp, C1, C2, C3 により、電 30 極X1の電圧(V1)は、電圧Vs(例えば、80V) よりも所定電圧だけ低い(20~30 V程度低い)電圧 となる。なお、他の電圧V2~V4に関しても同様であ る。すなわち、電圧V2およびV4は、例えば、50~ 60V程度とし、また、電圧V3は、例えば、-50~ -60V程度に設定する。

【0074】すなわち、電極X1に与える電圧V1を出力するための専用の電源回路を設けることなく、適切な電圧($50\sim60$ V程度)を電圧V1として電極X1に与えることができる。なお、パネルの構成等によっては、容量Cp、C1, C2, C5の大きさが異なるため、例えば、必要に応じて容量C5の大きさを調整することにより、適切な電圧V1を電極X1に印加することが可能となる。

お、図30は、本発明のさらなる形態も示している。 【0076】まず、PDPの駆動方法の第10実施例としては、前半アドレス期間が終了した時点でアドレス放電を実施しなかったセルの壁電荷を消去する。具体的に、例えば、アドレス電極を0Vに固定し、Y電極に対して電圧もしくはパルス幅がYスキャンパルスよりも大きなパルス(V6:例えば、電圧を-100Vとする)を印加する。とのパルスV6は、そのパルス幅或いは電圧がスキャンパルスよりも大きいためアドレス放電を行わなかったセルでも放電が開始される。その時、X電極の電圧は略スキャンパルスと同じ値にあるためX電極とY電極間の壁電荷が大量に形成されることは無く、それ以降点灯することが無い。

【0077】ここで、前半アドレス期間と後半アドレス期間の間の中間処理期間において印加するバルス(V 8)は、各サブフィールド毎に印加することができるが、所定数のサブフィールド毎(例えば、フィールド毎)に印加するように構成してもよい。次に、本発明のさらなる形態としては、後半アドレス期間において、前20 半のアドレスを行った電極Y1の電圧を0Vよりも低く(V5:例えば、-20V)設定するものである。すなわち、前半でアドレス放電を行ったセルのY電極上には正極性の壁電荷が存在し、この正極性の壁電荷が後半アドレス期間において隣接セルの放電の影響で消滅しないように電圧を下げている。ただし、電圧V5を下げ過ぎると、アドレスバルスとの間で放電を開始してしまう可能性があるため、下げ過ぎないようにすることが重要である。

【0078】(付記1) 第1の電極および第2の電極を交互に隣接させて複数配置し、該第1および第2の電極に交わるように第3の電極を形成したブラズマディスプレイパネルの駆動方法であって、前記第2の電極と前記第3の電極との間でアドレス放電を実行した後であって該第1および第2の電極に交互に維持パルスを印加して維持放電を行う前に、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる補助放電を行うことを特徴とするブラズマディスプレイパネルの駆動方法。

(付記2) 付記1に記載のブラズマディスプレイパネルの駆動方法において、さらに、前記第3の電極側を第1の極性とし、前記第2の電極側を第2の極性として電圧パルスを印加することで選択セルに放電を起こし、前記第1の電極側を該第2の電極に対して第1の極性とし、少なくとも該第2の電極には第1の極性の壁電荷を形成し、且つ、該第1の電極側には第2の極性の壁電荷を形成するようにアドレス放電を実行し、前記第3の電極側を第1の極性とし、且つ、該第1の電極側を第2の極性となるような電圧パルスを該第1または第3の電極若しくはその何れにも印加することで、該第3の電極にアドレス放電を引き起こす電圧パルスを詳しれずしませ

電を開始してしまった放電セルにおいて放電を起こすと とを特徴とするプラズマディスプレイパネルの駆動方 法。

21

(付記3) 付記1 に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第3 の電極に印加する電圧は、アドレス放電を行うためのアドレスパルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。

【0079】(村記4) 村記1に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実 10 施するときの前記第2の電極に印加する電圧は、前記第1の電極に印加する追加バルスの電圧に対して、電極間の電位差が少なくなるような電圧であることを特徴とするプラズマディスプレイバネルの駆動方法。

(付記5) 付記4に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第2の電極に印加する電圧は、アドレス期間において非選択の前記第2の電極の電圧と同等であることを特徴とするブラズマディスプレイバネルの駆動方法。

【0080】(付記6) 第1の電極および第2の電極 20 を交互に隣接させて複数配置し、該第1および第2の電極に交わるように第3の電極を形成したブラズマディスブレイパネルの駆動方法であって、前記第2の電極と前記第3の電極との間でアドレス放電を実行し、前記第1 および第2の電極に交互に維持バルスを印加して維持放電を行った後に、直前に実施していた維持放電以上の規模の補助放電を行うことを特徴とするブラズマディスプレイパネルの駆動方法。

(付記7) 付記6に記載のプラズマディスプレイパネルの駆動方法において、さらに、前記第3の電極側を第301の極性とし、前記第2の電極側を第2の極性として電圧パルスを印加することで選択セルに放電を起こし、前記第1の電極側を該第2の電極に対して第1の極性とし、少なくとも該第2の電極には第1の極性の壁電荷を形成し、直つ、該第1の電極側には第2の極性の壁電荷を形成し、前記第3の電極側を第1の極性とし、且つ、該第2の電極側を第2の極性となるような電圧パルスを該第3または第2の電極若しくはその何れにも印加することを特徴とするブラズマディスプレイパネルの駆動方法。40

【0081】(付記8) 付記6に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第3の電極に印加する電圧は、アドレス期間にアドレス放電を実行するために該第3の電極に印加する電圧パルスと同等であることを特徴とするプラズマディスプレイパネルの駆動方法。

(付記9) 付記6 に記載のプラズマディスプレイパネ 極との間でアドレス放電を実行させる制御回路とを備 ルの駆動方法において、前記補助放電を実施するときの え、前記制御回路は、維持放電を意図しない表示セルに 前記第3の電極に印加する電圧は、維持放電期間におけ 蓄積された壁電荷を維持放電が起きないような量に減少 る前記第2 および第3の電極の電位と逆の極性であるこ 50 させる補助放電を行わせることを特徴とするプラズマデ

とを特徴とするブラズマディスプレイパネルの駆動方 法。

【0082】(付記10) 付記6に記載のブラズマディスプレイバネルの駆動方法において、前記補助放電を実施するときの前記第2の電極に印加する電圧は、アドレス放電を実行する際に該第2の電極に選択的に印加される電圧と同等であることを特徴とするブラズマディスプレイバネルの駆動方法。

(付記11) 付記6に記載のプラズマディスプレイバネルの駆動方法において、前記補助放電を実施するときの前記第1の電極に印加する電圧は、前記第2の電極とは逆極性の電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。

【0083】(付記12) 付記11に記載のプラズマディスプレイパネルの駆動方法において、前記補助放電を実施するときの前記第1の電極に印加する電圧は、アドレス放電を実行する際に該第1の電極に印加する電圧と同等であることを特徴とするプラズマディスプレイバネルの駆動方法。

(付記13) 付記6に記載のプラズマディスプレイバネルの駆動方法において、前記補助放電を、複数のサブフィールドに対して1回実施するととを特徴とするブラズマディスプレイパネルの駆動方法。

【0084】(付記14) 付記13に記載のプラズマ

ディスプレイパネルの駆動方法において、前記補助放電を、1フレームまたは1フィールドに1回実施することを特徴とするプラズマディスプレイパネルの駆動方法。(付記15) 第1の電極および第2の電極を交互に隣接させて複数配置し、該第1および第2の電極に交わるように第3の電極を形成し、スキャンパルスを印加する前記第2の電極に対して傾きの緩やかな消去パルスをリセット時に印加するブラズマディスプレイパネルの駆動方法であって、前記消去パルスの最終段階で、前記スキャンパルスと同等の電圧になるまでパルス電圧を急峻に変化させることを特徴とするプラズマディスプレイパネルの駆動方法。

(付記16) 付記1、6および15のいずれか1項に記載のプラズマディスプレイパネルの駆動方法において、前記第1の電極および前記第2の電極は、交互に平40 行して配置され、且つ、前記第3の電極は、該第1および第2の電極に直交することを特徴とするプラズマディスプレイパネルの駆動方法。

【0085】(付記17) 複数の第1の電極と、該各第1の電極と交互に隣接して配置された複数の第2の電極と、該第1および第2の電極と交わるように配置された複数の第3の電極と、前記第2の電極と前記第3の電極との間でアドレス放電を実行させる制御回路とを備え、前記制御回路は、維持放電を意図しない表示セルに蓄積された壁電荷を維持放電が起きないような量に減少させる。特別はまるででである。

ィスプレイパネル。

(付記18) 複数の第1の電極と、該各第1の電極と 交互に隣接して配置された複数の第2の電極と、該第1 および第2の電極に交わるように配置された複数の第3 の電極と、前記第2の電極と前記第3の電極との間でア ドレス放電を実行させる制御回路とを備え、前記制御回 路は、直前に実施していた維持放電以上の規模の補助放 電を行わせることを特徴とするプラズマディスプレイパ ネル。

(付記19) 付記17または18のいずれか1項に記 10 載のプラズマディスプレイパネルにおいて、前記第1の 電極および前記第2の電極は、交互に平行して配置さ れ、且つ、前記第3の電極は、該第1および第2の電極 に直交することを特徴とするプラズマディスプレイバネ ル。

【0086】(付記20) 付記1に記載のプラズマデ ィスプレイバネルの駆動方法において、さらに、前記第 2の電極と前記第3の電極との間にアドレス放電を実行 する際に印加した電圧パルスと同じ極性の電圧パルスを 印加し、アドレス放電を行わずに維持放電を意図しない 20 表示セルにおける壁電荷を減少させるさらなる補助放電 を行うことを特徴とするプラズマディスプレイバネルの 駆動方法。

(付記21) 付記20に記載のプラズマディスプレイ パネルの駆動方法において、さらに、前記第1の電極と 前記第2の電極との間にアドレス放電を実行する際に印 加した電圧パルスと同じ極性で、且つ、前記第1の電極 と前記第2の電極との間の電圧が最終的にアドレス時に おける前記第1の電極と前記第2の電極との間の電圧以 上になる電圧波形を印加し、アドレス放電を行わずに維 30 持放電を意図しない表示セルにおける壁電荷を減少させ るさらなる補助放電を行うことを特徴とするプラズマデ ィスプレイバネルの駆動方法。

【0087】(付記22) 付記21に記載のプラズマ ディスプレイパネルの駆動方法において、前記さらなる 補助放電を行うための前記第1の電極と前記第2の電極 との間に印加する電圧波形は、傾きの緩やかな電圧波形 であることを特徴とするプラズマディスプレイバネルの 駆動方法。

ィスプレイパネルの駆動方法において、さらに、前記第 2の電極は、奇数電極群および偶数電極群に時間的に分 かれて駆動され、該奇数電極群または該偶数電極群の何 れか一方のアドレス期間が終了した後において、前記第 2の電極にアドレス放電を実行する際に印加した電圧パ ルスと同じ極性で、且つ、スキャンパルスの電圧以上の バルスを印加し、アドレス放電を行わずに維持放電を意 図しない表示セルにおける壁電荷を減少させるさらなる 補助放電を行うことを特徴とするプラズマディスプレイ バネルの駆動方法。

(付記24) 付記23に記載のブラズマディスプレイ バネルの駆動方法において、さらに、前記さらなる補助 放電を実施する前記第2の電極と表示ラインを形成する

前記第1の電極との間の電圧は、前記補助放電を実行す る前記第2の電極に印加した電圧と同等であることを特 徴とするブラズマディスプレイパネルの駆動方法。

【0089】(付記25) 第1の電極および第2の電 極を交互に隣接させて複数配置し、該第1および第2の 電極に交わるように第3の電極を形成したプラズマディ スプレイバネルの駆動方法であって、前記第2の電極 は、奇数電極群および偶数電極群に時間的に分かれて駆 動され、該奇数電極群または該偶数電極群の何れか一方 のアドレス期間が終了した後の後半アドレス期間におい て、アドレス処理を終了した何れかの前記第2の電極の 電圧を、アドレスを実行中における当該第2の電極の非 選択電圧よりも低くすることを特徴とするブラズマディ スプレイバネルの駆動方法。

(付記26) 第1の電極および第2の電極を交互に隣 接させて複数配置し、該第1および第2の電極に交わる ように第3の電極を形成したプラズマディスプレイパネ ルの駆動方法であって、前記第1の電極および前記第2 の電極は、奇数電極群および偶数電極群に分離され、該 隣接する奇数電極群間および該隣接する偶数電極群間で 表示セルを構成し、或いは、該隣接する奇数電極群と偶 数電極群との間で表示セルを構成し、さらに、維持放電 期間における初期の複数回の放電を、前記各奇数電極ま たは前記各偶数電極で時間的に分離して実行し、維持放 電を実行しない側における前記第1の電極および前記第 2の電極の電圧の一方もしくは両方の電圧を低く設定す ることを特徴とするプラズマディスプレイバネルの駆動 方法。

(付記27) 付記26に記載のプラズマディスプレイ パネルの駆動方法において、さらに、放電を実行しない 電極は、当該電極の駆動回路をハイインピーダンス状態 とすることで、該放電を実行しない電極に対する印加電 圧を低く設定することを特徴とするプラズマディスプレ イパネルの駆動方法。

[0090]

【発明の効果】以上、詳述したように、本発明によれ 【0088】(付記23) 付記1に記載のプラズマデ 40 ば、PDPの表示パネル上における偏った電荷の蓄積を 無くして異常放電を防止することができる。さらに、本 発明によれば、アドレス期間において、消去パルスのみ で放電を開始するようなミスアドレスを防止することが できる。

【図面の簡単な説明】

【図1】本発明が適用されるALIS方式のブラズマデ ィスプレイバネル(PDP)を従来のブラズマディスプ レイパネルと比較して示す図である。

【図2】ALIS方式のPDPの表示方法を説明するた 50 めの図である。

【図3】ALIS方式のPDPの動作原理を説明するた めの図である。

【図4】ALIS方式のPDPの表示シーケンスの一例 を示す図である。

【図5】ALIS方式の駆動波形の一例を示す図(その 1:奇数フィールド)である。

【図6】ALIS方式の駆動波形の一例を示す図(その 2:偶数フィールド)である。

【図7】本発明が適用されるALIS方式のPDPの一 例を示すブロック回路図である。

【図8】ALIS方式のPDPにおけるパネル構造の一 例を示す図である。

【図9】片フィールド(奇数フィールド)により固定表 示を行っている様子を示す図である。

【図10】図9に示す片フィールドだけによる固定表示 の点灯シーケンスの一例を示す図である。

【図11】ALIS方式のPDPにおける固定表示の課 題を説明するための図(その1)である。

【図12】ALIS方式のPDPにおける固定表示の課 題を説明するための図(その2)である。

【図13】ALIS方式のPDPにおける固定表示の課 題を説明するための図(その3)である。

【図14】ALIS方式のPDPにおける固定表示の課 題を説明するための図(その4)である。

【図15】ALIS方式のPDPにおける固定表示の課 題を説明するための図(その5)である。

【図16】従来のPDPの駆動方法における駆動波形の 一例を示す図である。

【図17】本発明に係るプラズマディスプレイバネル

(PDP) の駆動方法の第1実施例における駆動波形を 30 1631, 1632, 1633…透明電極 示す図である。

【図18】図17に示すPDPの駆動方法の動作を説明 するための図である。

【図19】本発明に係るPDPの駆動方法の第2実施例 における駆動波形を示す図である。

【図20】本発明に係るPDPの駆動方法の第3実施例 における駆動波形を示す図である。

【図21】本発明に係るPDPの駆動方法の第4実施例 における駆動波形を示す図である。

【図22】本発明に係るPDPの駆動方法の第5実施例 40

における駆動波形を示す図である。

【図23】従来のPDPの駆動方法における駆動波形の 他の例を示す図である。

26

【図24】本発明に係るPDPの駆動方法の第6実施例 における駆動波形を示す図である。

【図25】本発明に係るPDPの駆動方法の第7実施例 における駆動波形を示す図である。

【図26】図25に示すPDPの駆動方法の動作を説明 するための図である。

10 【図27】本発明に係るPDPの駆動方法の第8実施例 における駆動波形を示す図である。

【図28】本発明に係るPDPの駆動方法の第9実施例 における駆動波形を示す図である。

【図29】図28に示すPDPの駆動方法における電圧 発生回路の一構成例を示す図である。

【図30】本発明に係るPDPの駆動方法の第10実施 例における駆動波形を示す図である。

【符号の説明】

101…制御回路

20 104…アドレス回路(アドレスドライバ)

105…走査回路(スキャンドライバ)

106…表示パネル (PDP)

121…奇数X電極用サスティン回路(PX1)

122…偶数X電極用サスティン回路(PX2)

131…奇数Y電極用サスティン回路(PY1)

132…偶数Y電極用サスティン回路(PY2)

161…前面ガラス基板

162…後面ガラス基板

165;1651,1652,1653…蛍光体

1641, 1642, 1643…金属電極

1650…隔壁

A1, A2, A3…アドレス電極

CLK…クロック

DATA…表示データ

HSYNC…水平同期信号

VSYNC…垂直同期信号

X1, X2, X3, X4…X電極

Y1, Y2, Y3, Y4…Y電極

【図1】


図1

本発明が適用されるALIS方式のプラズマティスプレイバネル (POP)を従来のプラズマティスプレイバネルと比較して示す図

(a) VGA ボイン




(b) ALIS(1024)




【図3】

図 3

ALIS方式のPDPの動作原理を説明するための図(a)




(b)



[図2]


図 ? ALIS方式のPDPの表示方法を説明するための図




. 【図9】

図 9

片フィールド(奇数フィールド)により固定表示を行っている 様子を示す器




[図4]




【図16】

図 16 従来のPDPの駆動方法における駆動波形の一例を示す図




【図5】




[図6]

【図7]




[図8]

図 8 A L 1 S方式のP D P におけるパネル構造の一例を示す図



[図10]


图 10



【図29】


図 29

図28に示すPDPの駆動方法における電圧発生回路の 一構成例を示す図




【図11】

図 11 A L 【 S 方式の P D P における固定表示の課題を説明するための図 (その 1)




【図13】

図 13 ALIS方式のPDPにおける固定表示の課題を説明するための図 (その3)




【図12】

図 12 A L I S方式のP D P における固定表示の課題を説明するための図 (その2)




【図30】




【図14】

図 14 A L I S 方式の P D P における固定接示の課題を説明するための図(その 4)




[図15]

図 15 ALIS方式のPDPにおける樹定表示の課題を説明するための((その5)




【図17]

図 17 本発明に係るプラズマディスプレイバネル(PDP)の駆動方法の 第1実施例における駆動波形を示す図




【図19】

図 19 本発明に係るPOPの製動方法の第2実施例における駆動波形を 示す図




[図18]

図 18 図 17に示す P D P の駆動方法の動作を説明するための図




【図20】

20 本発明に係るPOPの駆動方法の第3実施例における駆動波形を 示す図




【図21】

24 21




[図22]

図 22 本発明に係るPDPの駆動方法の第5実施例における駆動波形を 示す図




【図23】

図 23 従来のPOPの駆動方法における駆動波形の他の例を示す図




【図24】


図 24 本発明に係るPDPの駆動方法の第 6 実施例における駆動波形を 示す図









【図26】



[図28]



[図27]



フロントページの続き

(72)発明者 田中 晋介

神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内

(72)発明者 淺生 重晴

神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内

F ターム(参考) 5C080 AA05 BB05 DD09 DD19 FF12 HH02 HH04 JJ02 JJ03 JJ04 JJ06

: